VHDL-AMS je derivát jazyka popisu hardwaru VHDL (standard IEEE 1076-1993). Zahrnuje rozšíření analogových a smíšených signálů (AMS) k definování chování systémů analogových a smíšených signálů (IEEE 1076.1-1999).
Standard VHDL-AMS byl založen s úmyslem umožnit návrhářům analogových a smíšených signálních systémů a integrovaných obvodů, aby mohli vytvářet a používat moduly, které zapouzdřují popisy chování na vysoké úrovni i strukturální popisy systémů a komponent.
VHDL-AMS definuje průmyslově standardizovaný modelovací jazyk pro obvody smíšeného signálu . Poskytuje sémantiku modelování kontinuálního času i událostí. Je proto vhodný pro analogové, digitální a smíšené obvody. Je zvláště vhodný pro ověřování složitých integrovaných obvodů, které kombinují analogové signály, smíšené a rádiové frekvence .
Je důležité si uvědomit, že VHDL-AMS není jazyk designu ani syntézy. Je to pouze jazyk popisu hardwaru.
Ve VHDL-AMS obsahuje popis obvodu alespoň jednu entitu, která definuje rozhraní, a architekturu, která popisuje jeho provoz. Většina popisů navíc používá externí knihovny. Některé popisy mohou také zahrnovat více architektur a konfigurací .
Jednoduchý ideální dioda ve VHDL-AMS lze popsat následujícím způsobem:
-- (Il s'agit d'un commentaire) -- Importer electrical_system de la librairie disciplines library IEEE, disciplines; use IEEE.math_real.all; use disciplines.electrical_system.all; -- Il s'agit d'une entité entity DIODE is generic (iss : REAL := 1.0e-14; -- Courant de saturation af : REAL := 1.0; -- Coefficient du bruit de Flicker kf : REAL := 0.0); -- Exposant du bruit de Flicker port (terminal anode, cathode : electrical); end entity DIODE; architecture IDEAL of DIODE is quantity v across i through anode to cathode; constant vt : REAL := 0.0258; -- Voltage thermique à 300K begin i == iss * (exp(v/vt) - af); end architecture IDEAL;